$\mathscr {Hugo}$ $\mathbb{CPU}$ 五级流水线$\mathscr{Design}$ 这里是hugo的blog P6-P7 MIPS微系统 有亿点点麻烦，首先阐释具体的概念，然后是工程化的应用。 P7的

mips 微系统 CP0协处理器 CPU 控制寄存器 寄存器助记符 寄存器编号 描述 SR 12 State Register Cause 13 记录异常中断的原因 EPC 14 Exception program c

$\mathscr {Hugo}$ $\mathbb{CPU}$ 五级流水线$\mathscr{Design}$ 实现五级流水线CPU 命名统一采用hugo命名法（借鉴了匈牙利命名法和下划线命名） 主体为mips.v模块，不再像P4一样

$\mathscr {Hugo}$ $\mathbb{CPU}$五级流水线$\mathscr{Design}$ 实现五级流水线CPU 命名统一采用hugo命名法（借鉴了匈牙利命名法和下划线命名） 主体为mips.v模块，不再像P4一样加

单周期mips架构CPU的verilog实现 通过抽象的方式我们从两个方面来构建单周期CPU，也就是数据路径（DataPath）和控制器（Controller） 数据路径 对于一个数据路径，包括取指令(IF)，译码(ID)，执行(EX)，访

单周期mips架构CPU的logisim实现 通过抽象的方式我们从两个方面来构建单周期CPU，也就是数据路径（DataPath）和控制器（Controller） 数据路径 对于一个数据路径，包括取指令(IF)，译码(ID)，执行(EX)，