今天阳光正好
04
24
os-lab0实验报告 os-lab0实验报告
lab0 思考题 Thinking 0.1 在前述已初始化的 ~/learnGit 目录下,创建一个名为 README.txt 的文件。执 行命令 git status > Untracked.txt(其中的 > 为输出重定
2024-04-24
02
21
p7-流水线 p7-流水线
$\mathscr {Hugo}$ $\mathbb{CPU}$ 五级流水线$\mathscr{Design}$ 这里是hugo的blog P6-P7 MIPS微系统 有亿点点麻烦,首先阐释具体的概念,然后是工程化的应用。 P7的
21
p7-知识点整理 p7-知识点整理
mips 微系统 CP0协处理器 CPU 控制寄存器 寄存器助记符 寄存器编号 描述 SR 12 State Register Cause 13 记录异常中断的原因 EPC 14 Exception program c
21
p5p6-流水线 p5p6-流水线
$\mathscr {Hugo}$ $\mathbb{CPU}$ 五级流水线$\mathscr{Design}$ 实现五级流水线CPU 命名统一采用hugo命名法(借鉴了匈牙利命名法和下划线命名) 主体为mips.v模块,不再像P4一样
21
p5-流水线 p5-流水线
$\mathscr {Hugo}$ $\mathbb{CPU}$五级流水线$\mathscr{Design}$ 实现五级流水线CPU 命名统一采用hugo命名法(借鉴了匈牙利命名法和下划线命名) 主体为mips.v模块,不再像P4一样加
21
p4-CPU-设计文档 p4-CPU-设计文档
单周期mips架构CPU的verilog实现 通过抽象的方式我们从两个方面来构建单周期CPU,也就是数据路径(DataPath)和控制器(Controller) 数据路径 对于一个数据路径,包括取指令(IF),译码(ID),执行(EX),访
21
p3-CPU-设计文档 p3-CPU-设计文档
单周期mips架构CPU的logisim实现 通过抽象的方式我们从两个方面来构建单周期CPU,也就是数据路径(DataPath)和控制器(Controller) 数据路径 对于一个数据路径,包括取指令(IF),译码(ID),执行(EX),
12
31
高代期末 高代期末
线代期末串讲 https://bhpan.buaa.edu.cn/link/AA8158DA29E46E4B62A400D7DA65647D7C 文件夹名:高代期末串讲 有效期限:永久有效 资料如上 2023 12.31 胡健 线
2023-12-31
11
24
离散2 离散2
离散2 这里会放上我的一些作业 作业5 $$ \begin{align} &(1)不是\ &A = {1, 2, 3}\ &R_1 = {<1,1>, <2,2>, <3,3&g
2023-11-24
10
OOpre OOpre
BUAA-OOpre总结 即面向对象先导课程,绝世好课!!! 所有的代码均可以前往我的github中获取 Part1-作业背景 一个非常经典的冒险类游戏 你是一个穿越到魔法大陆上的冒险者,在旅途中,你需要收集各种道具(药水瓶和事物
2023-11-10
4 / 5